下载地址
下载地址
基于FPGA的高速时钟数据恢复电路的实现
该文的目的是研究如何应用FPGA这种大规模可编程逻辑器件实现FFT的算法.研制具有自己知识产权的硬件实时FFT信号处理器具有重要的理论意义和实用价值.该设计主要采用先进的基4-DIT算法研制一个具有实用价值的FFT实时硬件处理器.在FFT实时硬件处理器的设计实现过程中,利用递归结构以及成组浮点运算方式,解决了蝶形计算、数据传输和存储操作协调一致问题.合理地解决了位增长问题.同时,采用并行高密度乘法器和流水线(pipeline)工作方式,并将双端口RAM、只读ROM全部内置在FPGA芯片内部,使整个系统的数据交换和处理速率得以很大提高,实际合理地解决了资源和速度之间的相互制约问题.
下载地址
基于FPGA的FFT信号处理器的硬件实现
下载地址
基于FPGA的精确时钟同步方法
以FPGA代替传统的单片机和外围扩展芯片,给出了CAN总线通信节点的详细设计方案.其中以SJA1000为CAN总线控制器、FPGA为主控制器,设计实现通信节点的硬件接口电路.基于对CAN总线控制器的功能分析,并应用Verilog语言进行软件设计,从而实现CAN节点之间的通信功能.
下载地址
基于FPGA的CAN总线通信节点设计
© 2024 VxWorks Club