PWM（Pulse Width Modulation）简称脉宽调制，是利用微处理器的数字输出来对模拟电路进行控制的一种非常有效的技术，广泛应用在测量、通信、工控等方面。
是指在1秒钟内，信号从高电平到低电平再回到高电平的次数，也就是说一秒钟PWM有多少个周期，单位Hz。
T=1/f，T是周期，f是频率。
如果频率为50Hz ，也就是说一个周期是20ms，那么一秒钟就有 50次PWM周期。
是一个脉冲周期内，高电平的时间与整个周期时间的比例，单位是% (0%-100%)
一个周期的长度，如下图所示。
其中，周期是一个脉冲信号的时间，1s内的周期T次数等于频率f，脉宽时间是指高电平时间。
三个季度前，我们曾经评测过Intel X710-T4四口10G base T的网卡，那时我们曾提到我们没办法在我们的评测中进行测试。具体来说，那时候这张网卡出了一个新版本，被称为Intel X710-T4L，这张卡有一些特别的功能：支持2.5G base T和5G base T，还有1/10G base T，今天我们测试一下X710-T4L来看看它的性能究竟如何，相比X710-T4在规格方面的差异，其实这个被称为“Cambell Pond”的网卡还有更多的一些细节值得探究。
还有，我们知道有很多OEM厂商在做网卡，大家可能会问我们是不是拿到了真正的Intel网卡，我们是从Intel拿到了这款网卡，确保我们展示的是Intel的原装正品。
从1998年三星生产出最早的商用DDR SDRAM芯片到现在差不多已经过去20多年了，DRAM市场一直在发展，从DDR到DDR2，DDR3，DDR4，然后是即将进入市场的DDR5。今天我们来聊一下DDR的JEDEC规范。
JEDEC全称：JointElectron Device Engineering Council
JEDEC是一个全球性的固态技术协会组织，理论上不隶属于任何一个国家或者政府实体，为半导体产业制定标准。包括很多方面，今天我们只关注DDR的相关规范。
DDR的开发是从1996年开始，对应JEDEC的规范 JESD79于2000年发布。JEDEC规范由两部分组成，一个是针对memory chip，另外一个是memory module。当然，随着RDIMM，LRDIMM的兴起，JEDEC相对应的制定出了RCD和Data Buffer的规范。我们今天主要聊JEDEC的SDRAM规范，也就是JESD79系列, 这里大家需要注意的是这个规范是针对DRAM芯片的，而不是内存条。有兴趣的同学可以去JEDEC网站上去下载相对应的规范，规范最后面的字母代表版本，比如JESD79-4C的C就代表目前针对DDR4 SDRAM的规范的版本是C。而JESD79后面的数字就代表了是DDR第几代。目前JEDEC网站上针对DDR5 SDRAM的规范还在制定当中，如果继续按照这个命名规律的话，应该是JESD79-5。
| Name | Doc |
| Double Date Rate (DDR) SDRAM | JESD79F |
| DDR2 SDRAM Specification | JESD79-2F |
| DDR3 SDRAM Standard | JESD79-3F |
| DDR4 SDRAM | JESD79-4C |
| DDR5: JEDEC DDR5 standard in currently in development | NA |
下面这个表列举了JEDEC 规范从DDR到DDR5的主要变化，我们可以看到，为了配合整体行业对于性能，容量和省电的不断追求，规范的工作电压越来越低，芯片容量越来越大， IO的速率也越来越高。虽然目前DDR5的JEDEC规范还没有正式出台，但是我们可以从这个趋势以及现有网上的资料得到相同的结论。
正如Intel在5月份的OCP Virtual Summit 2020上宣布的那样，在一个月后的今天，Intel正式发布了代号为“Cooper Lake”的第三代Xeon可扩展CPU。
作为Cedar Island平台下的唯一一款CPU，Cooper Lake即延续了Cascade Lake CPU的一些特性，又增加了不少新的功能。Cooper Lake CPU使用了命名为Socket P+的新Socket，每个CPU对外出的UPI总线从3组增加到了6组。新CPU继续使用14nm工艺制程，每个CPU的最大核心数仍然维持在28个，但CPU最大TDP从上一代的205W增加到了250W，从而提供如Bfloat 16这样的新功能。Cooper Lake每个CPU可以支持的最大内存容量仍然为4.5TB，但在1DPC（DIMM Per Channel）模式下可以使用DDR4-3200内存。Cooper Lake CPU也可以与Intel第二代奥腾持久内存（Intel Optane DC Persistent Memory Module 200）配合使用，但只能用在App Direct模式下。
在详细分析Intel Cooper Lake CPU的主要特性之前，还是让我们先来看看Intel Xeon CPU最新的Roadmap。按照Intel在2018Q3给出的Roadmap，基于14nm的Cooper Lake CPU应该在2019年推向市场，紧随其后的是在2020年推出基于全新10nm工艺的Ice Lake CPU。但由于Intel内部的各种原因，Cascade Lake CPU的发布时间推迟到了2019年，Cooper Lake CPU也对应地延后到2020年上半年发布。
下载地址
振荡电路，简单来讲，就是指能够产生大小和方向均随着周期发生变化的振荡电流，而产生的这种振荡电流的电路我们就叫做振荡电路。
LC回路便是其中最简单的振荡电路。振荡电流不能用线圈在磁场中转动产生，它是一种频率比较高的交变电流，只能在振荡电路中产生。
一般振荡电路由放大电路、正反馈网络、选频网络和稳幅电路四部分组成。放大电路是满足幅度平衡条件必不可少的，因为振荡过程中，必然会有能量损耗，导致振荡衰减。通过放大电路，可以控制电源不断地向振荡系统提供能量，以维持等幅振荡，所以放大电路实质上是一个换能器，它起补充能量损耗的作用。
正反馈网络是满足相位平衡条件必不可少的，它将放大电路输出电量的一部分或全部返送到输入端，完成自激任务，实质上，它起能量控制作用。选频网络的作用是使通过正反馈网络的反馈信号中，只有所选定的信号才能使电路满足自激振荡条件，对于其他频率的信号，由于不能满足自激振荡条件，从而受到抑制，其目的在于使电路产生单一频率的正弦波信号。
© 2023 VxWorks Club
2020-06-20
5.38 MB
1,102