AN EMBEDDED GROUP

发现这些细节，拯救电路很多人都一样，我们很多工程师在完成一个项目后，发现整个项目大部分的时间都花在“调试检测电路整改电路”这个阶段，也正是这个阶段，很多项目没有办法进行下去，停滞在那边。想要快速完成项目，摆脱实验调试时的烦闷，苦恼不知道问题出在哪里，就快点了解下面这些电路设计中的细节！

硬件工程师刚接触多层PCB的时候，很容易看晕。动辄十层八层的，线路像蜘蛛网一样。

画了几张多层PCB电路板内部结构图，用立体图形展示各种叠层结构的PCB图内部架构。

多层PCB的线路加工，和单层双层没什么区别，最大的不同在过孔的工艺上。

PCB板中元器件的布局是至关重要的，正确合理的布局不仅使版面更加整齐美观，同时也影响着印制导线的长短与数量，良好的PCB器件布局对提升整机的性能有着极其重要的意义。那么如何布局才更加合理呢？今天我们就给大家分享一下“PCB板布局的6个细节”，纯干货！先收藏！

在电学中，常把对电路中电流所起的阻碍作用叫做阻抗。阻抗单位为欧姆，常用Z表示，是一个复数Z= R+i( ωL–1/(ωC))

具体说来阻抗可分为两个部分，电阻（实部）和电抗（虚部）。

其中电抗又包括容抗和感抗，由电容引起的电流阻碍称为容抗，由电感引起的电流阻碍称为感抗。

随着通信系统中的时钟速率迈入GHz级，抖动在数字设计领域中日益得到人们的重视。在高速系统中，时钟或振荡器波形的时序误差会限制一个数字I/O接口的最大速率。不仅如此，它还会导致通信链路的误码率增大，甚至限制A/D转换器的动态范围。

在此趋势下，高速数字设备的设计师们也开始更多地关注时序因素。

抖动反映的是两个时钟周期之间存在的差值，这个误差是在时钟发生器内部产生的，和晶振或者PLL内部电路有关。除此之外，还有一种由于周期内信号的占空比发生变化而引起的抖动，称之为半周期抖动。总的来说，jitter可以认为在时钟信号本身在传输过程中的一些偶然和不定的变化之总和。

第 6 页共 21 页

需要注意的电路设计细节