引言

大规模的整数加法在数字信号处理和图像视频处理领域应用很多,其对资源消耗很多,如何能依据FPGA物理结构特点来有效降低加法树的资源和改善其时序特征是非常有意义的。本篇论文是基于altera公司的FPGA,利用其LUT特点,探索设计最大程度利用LUT以及改善时序的compressor树的结构。

01 半加器和全加器

FPGA 芯片具有灵活性高、应用开发成本低、上市时间短等优势使其应用场景覆盖了包括工业控制、网络通信、消费电子、数据中心、汽车电子、人工智能等广泛的下游市场。

各大应用领域占比整体保持稳定,数据中心更具增长动力。根据 Xilinx 财报,2019-2021 年下游应用占比格局几乎未发生大规模变动,其中数据中心营收占比分别为 7%、9%、10%,相较于其他领域而言具备更快的增长速度。

2022 年,国际龙头厂商 AMD 和 Intel 的 FPGA 业务在数据中心领域大放异彩,成为其业绩增长的有力助推。AMD 对 FPGA 龙头 Xilinx 的收购大大推动其嵌入式部门和数据中心的业绩增长,两部门产品营收从 2021 年的 39 亿美元增长至2022 年的 106 亿美元;Intel FPGA 业务助推 DCAI 部门(Data Center and AI Group,数据中心和人工智能事业部)实现 14%的营收增长。

FPGA 在数据中心领域未来有望占据更多市场份额。英特尔中国研究院院长宋继强曾表示,2020 年 CPU+FPGA 异构计算将占据云数据中心市场的 1/3。据Semico 研究公司预测,全球数据中心加速器(包括 CPU、GPU、FPGA 和 ASIC)市场规模将从 2018 年的 28.4 亿美元增长到 2023 年的 211.9 亿美元,年复合增长率高达 49%。其中 FPGA 加速器在 2018 年只有 10 亿美元,到 2023 年将超过50 亿美元,其增长驱动力主要来自企业级数据负载加速应用。

引言

由于卷积核数据在计算过程中保持不变,更新较慢。这样就可以利用LUT来存储权重并同时进行乘法运算。LUT乘法器的实现很早就已经研究过,本论文正是在此基础上,提出了用于实现可配置的卷积实现方法。基于LUT的乘法器不会受到FPGA中DSP资源的限制,能够将神经网络加速应用于低端FPGA芯片。

一、摘要

DE2_TV中,有关于寄存器的配置的部分,采用的方法是通过IIC的功能,这里对IIC总线的FPGA实现做个说明。

二、实验平台

软件平台:ModelSim-Altera 6.4a (Quartus II 9.0)

硬件平台:DIY_DE2

三、实验原理

1、IIC总线器件工作原理

在高性能计算和存储应用中,DDR3内存接口是FPGA设计中不可或缺的一部分。

Xilinx FPGA提供了一种MIG(Memory Interface Generator)的IP核,用于简化DDR3的设计。

本文将详细介绍Xilinx FPGA平台上的MIG IP核,包括MIG结构、读写时序等。